单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,,,*,,,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,,,*,电子设计综合实验,,电子设计综合实验,课程整体安排,30,学时：,设计制作基础训练、输入通道设计训练、输出通道设计训练、控制单元及接口电路设计训练、系统设计训练,要求,良好的自学精神，当堂实验完成不了的，自行找时间在下次实验开始前完成个别元器件自行解决，留好发票和元器件清单提交：,设计报告（,后附：实物清晰的照片，设计成员和实物的合影,）,设计项目的,ppt,报告,视频文件,考核方法：,设计实物及设计报告成绩（,60,分）,实验过程及作业（,40,分）,,课程整体安排30学时：设计制作基础训练、输入通道设计训练、输,电子设计竞赛的要求及知识需求,基本知识,涵盖电路分析、模拟与数字电路、高频,/,非线性电子电路主要知识点；,单元电路分析、验证、设计方法；,电路主要性能指标测量方法；,重要基本概念：,时域与频域、 频率与相位、功率与效率，瞬态与稳态，有源与无源，调制与解调、 传输与接收、同步与异步、集中与分布， 线性与非线性， 捕捉与跟踪，反馈、动态范围、精度、分辨力、阻抗、匹配、稳定度、调整能力等等。
电子设计竞赛的要求及知识需求基本知识,基本技能,元器件识别、寻找、运用,常用仪器工作原理、使用方法；,资料查阅：书、刊、网；,电路设计与仿真；,印刷电路板设计；,工装：焊接、装配,电子测量方法：参数测量，准确度与误差分析,调试方法：故障分析和排除,文档整理：章节、文字、图表的规范化基本技能,基本设计能力,掌握先进仪器使用方法（如数字存储示波器、逻辑分析 仪等 ）；,掌握单片机,/,嵌入式、,CPLD/FPGA,、*,DSP,基本知识；,掌握更先进的工具软件、开发系统，结合硬件实现较小电子系统的能力；,掌握一些系统分析软件，能完成单元、系统设计；,,基本设计能力,综合设计能力,实现小系统的设计实现能力；,掌握常用传感器、执行机构的基本知识，和用简单的或与本专业有关的光、机、电一体化组成系统的能力；,能在网上查阅相关元器件资料，具有一定的选择能力，并能根据要求正确使用；,具有绘制印刷板能力，并有初步的电磁兼容知识；,具有接受和掌握“嵌入式系统”的开发能力；,具有接受和掌握“,SOC”,的开发能力；,,综合设计能力,电子系统设计过程,确定设计目标,需求分析：从非技术和技术两方面分析；,性能设计：功能，技术性能与指标；,支撑技术：关键技术，相关技术；,实现方法：技术方法，技术路线；,完成形式：原理,/,性能样机，实用样机。
系统分析：系统可以按功能分解成若干个功能相对独立、单一的单元模块,;,设计过程,模块设计与实现,系统调试,系统测试,文档整理,,电子系统设计过程,系统分析,系统分析,系统分析：单片机,+FPGA,小系统,MCU,,FPGA,KeyBoard,,RS232/CAN,LCD/LED,Memory,,ADC,,,,,,,,,,DAC,I/O,Interface,Ext STD,Interface,,,,,,系统分析：单片机+FPGA小系统MCUFPGAKeyBoar,电子系统设计过程,确定设计目标,系统分析：系统可以按功能分解成若干个功能相对独立、单一的单元模块,;,设计过程,模块设计与实现,系统调试,系统测试,文档整理,,软件调试，硬件调试，系统联调,功能调试与指标调试,调试内容、方法与手段,调试步骤,测试内容与测试方案,测试仪器与测试工具,功能测试与指标测试,测试数据记录与结果分析,确定电路形式,/,确定软件框图与基本算法；,理论分析与计算,元、器件选择,电路设计与仿真,电路装配,电路调试,电路测试,方案论证与方案比较,理论分析与参数计算,单元电路设计与实现,软件设计,系统测试与数据处理,结果分析,/,结论,电子系统设计过程软件调试，硬件调试，系统联调测试内容与测试方,电子设计综合实验要求及交流信号测量ppt课件,课程讲解安排,,,,,设计安排,5-9,周,3,项目一：交流电压参数的测量。
完成放大电路,、,比较器的设计,实现,：用信号发生器产生弱信号，用示波器的两个通道分别观察输入和输出信号4,完成,AD,转换,实现：用,MCU,采集转换后的数字量5,完成,幅度,的测量,实现：,对,AD,转换器输出的信号进行测量，并能显示,3,位测量值,（幅度）,6,完成频率的测量,实现：,对比较器输出的信号频率进行测量，并能显示,3,位测量值,（频率）,7,项目验收：交流电压参数的测量,8-11,周,项目二：,2013,年全国电子设计竞赛题（本科）,12,项目验收,3,课程安排、设计制作基础训练及项目讲解,4,传感器电路,5,单片机,6,嵌入式系统的软件设计及开发,8,2013,年全国电子设计竞赛项目讲解,课程讲解安排5-9周3项目一：交流电压参数的测量4完成AD,基本要求：,1.,用给定运放制作一个放大器（,20,分）,增益：,>20dB,；带宽：,>100KHz,2.,用,MCU,或,FPGA,作为主控单元，和已设计的放大器制作一个频率计（,30,分）,测量范围：,10Hz,～,100KHz,，显示：,3,位,,发挥部分：,1.,提高放大器性能（,20,分）：增益：,60dB,；带宽：,500KHz,2.,增加测量参数（,20,分）：电压幅度，测量范围：输入信号越小越好,3.,显示以下幅值（,10,分）：,Asin20° Asin40° Asin60° Asin80°,项目一：交流电压参数的测量,LED,或液晶均可,基本要求：项目一：交流电压参数的测量LED或液晶均可,元件清单,运放：,TLV2464,、,LM324,比较器：,TLC372,AD,变换器：,ADC0820,（或,MCU,内部自带的,ADC,）,设计框图,放大器,AD,变换,比较器,MCU/FPGA,,,3,位显示,被测信号,10….01,，实现幅度测量,实现频率测量,基准信号,思考,对于只知频率范围的周期信号，如何实现幅度的测量。
如何实现周期信号频率的测量元件清单运放：TLV2464 、LM324 比较,设计电路分解：,1.,基本放大器设计：增益,>20dB,；带宽,>100KHz,2.,提高放大器性能：增益,60dB,；带宽,500KHz,3.,比较电路设计：输出,TTL,电平,4.,测量频率：测量范围,10Hz,～,100KHz,，显示,3,位,5.,测量幅值：实现,AD,转换控制电路设计，测量电压幅度,6.,幅值显示：实现存储并显示,Asin20° Asin40° Asin60° Asin80°,红色部分功能必须完成,设计电路分解：红色部分功能必须完成,运放：,TLV2464,单位增益带宽：,6.4MHz,单电源供电：,2.7,～,6V,双电源供电：,±1.35,～,±3V,1.,放大器设计：增益,>20dB,；带宽,>100KHz,运放：TLV2464单位增益带宽：6.4MHz1.放大器设计,运放,OP07,运放OP07,,运放的单位增益带宽积（,GBP,：,Gain Bandwidth Product,）,=,增益,×,（,-3dB,带宽）,一级放大倍数,=10,，带宽,=6.4MHz/10=640KHz,一级运放达到基本要求：增益,>20dB,；带宽,>100KHz,运算电路：反相比例运算或同相比例运算,,,运放的单位增益带宽积（GBP：Gain Bandwidth,反相比例运算电路,,电路结构：引入电压并联负反馈；,输出电阻小；,输入电阻小； 补偿电阻,R,’,= R // R,f,运算关系：,反相比例运算电路电路结构：引入电压并联负反馈；运算关系：,同相比例运算电路,电路结构：引入电压串联负反馈；,输入电阻大；,输出电阻小；,补偿电阻,R’ = R // R,f,运算关系：,,同相比例运算电路电路结构：引入电压串联负反馈；运算关系：,电子设计综合实验要求及交流信号测量ppt课件,,,,,2.,提高放大器性能：增益,60dB,；带宽,500KHz,2.提高放大器性能：增益60dB；带宽500KHz,两个同频率的放大器,f,H,=0.64×f,H1,三个同频率的放大器,f,H,=0.52×f,H1,四个同频率的放大器,f,H,=0.45×f,H1,（,1,）第一级放大倍数,=10,，带宽,=6.4MHz/10=640KHz,（,2,）第二、三级放大倍数,=10,（总增益,= 1000,），带宽,=0.52*640KHz=300KHz,一级放大达到基本要求：增益,>20dB,；带宽,>100KHz,三级放大达到发挥要求,1,：增益,>60dB,（带宽,>500KHz,）,方案：四级放大，每级,5.7,倍，,5.7,4,=1055,一级带宽,=6.4M/5.7=1.12M,，四级带宽,1.12MHz×0.45=0.504MHz,2.,提高放大器性能：增益,60dB,；带宽,500KHz,运放的单位增益带宽积,=,增益,×,（,-3dB,带宽）,两个同频率的放大器fH=0.64×fH12.提高放大器性能：,过零比较器,3.,比较电路设计：输出,TTL,电平,过零比较器3.比较电路设计：输出TTL电平,比较器：,TLC372,供电电压：,2,～,18V,比较器：TLC372供电电压：2～18V,电子设计综合实验要求及交流信号测量ppt课件,设计框图,放大器,AD,变换,比较器,MCU/FPGA,,,3,位显示,被测信号,10….01,，实现幅度测量,实现频率测量,基准信号,思考,对于只知频率范围的周期信号，如何实现幅度的测量。
如何实现周期信号频率的测量设计框图放大器AD变换比较器MCU/FPGA3位显示被测信号,放大器,AD,变换,比较器,MCU/FPGA,,,3,位显示,被测信号,10….01,，实现幅度测量,实现频率测量,基准信号,4.FPGA,扩展：实现,AD,转换控制电路设计，测量电压幅度,放大器AD变换比较器MCU/FPGA3位显示被测信号10….,模数转换电路,种类：,8~16,位的,A/D,转换器芯片,ADC0809——8,位,MOS,型,A/D,转换器,AD574——,快速,12,位,A/D,转换器接口主要考虑：,数字量输出线的连接：内部是否带有三态锁存数据输出缓冲器、数据线的位数,读取控制逻辑,ADC,启动方式、转换结束信号处理方法：由单片机提供脉冲启动：如,ADC0809,、,ADC574,等电平启动：,AD570,、,AD571,转换结束标志信号：判断有中断和查询两种时钟的连接：决定芯片转换速度的基准由芯片内部提供,(,如,AD574),由外部提供,主要技术指标：,量化间隔、量化误差、,转换速率、量程,模数转换电路,A/D,转换器,ADC0809,,ADC0809,转换工作时序,①,②,③,④,⑤,A/D转换器ADC0809ADC0809转换工作时序 ①②③,ADC0832,：体积小，兼容性强，性价比高,●,8,位分辨率； ● 双通道,A/D,转换； ● 输入输出电平与,TTL/CMOS,相兼容； ●,5V,电源供电时输入电压在,0~5V,之间； ● 工作频率为,250KHZ,，转换时间为,32μS,； ● 一般功耗仅为,15mW,； ●,8P,、,14P,—,DIP,（双列直插）、,PICC,多种封装； ● 商用级芯片温宽为,0°C to +70°C,，工业级芯片温宽为,40℃ to +85℃,应用：电压测试仪,ADC0832：体积小，兼容性强，性价比高● 8位分辨率；,ADC0832,与单片机的接口：,4,条数据线：,CS,、,CLK,、,DO,、,DI,。
由于,DO,端与,DI,端在通信时并未同时有效并与单片机的接口是双向的，所以电路设计时可以将,DO,和,DI,并联在一根数据线上使用ADC0832与单片机的接口：,CS,作为选通信号，在时序图中可以看到，以,CS,置为低电平开始，一直到置为高电平结束CLK,提供时钟信号，我们要注意看,CLK,的信号的箭头指向，向上为上升沿有效，向下为下降沿有效DI,、,DO,作为数据端口当,ADC0832,未工作时其,CS,输入端应为高电平，此时芯片禁用，,CLK,和,DO/DI,的电平可任意当要进行,A/D,转换时，须先将,CS,使能端置于低电平并且保持低电平直到转换完全结束此时芯片开始转换工作，同时由处理器向芯片时钟输入端,CLK,输入时钟脉冲，,DO/DI,端则使用,DI,端输入通道功能选择的数据信号在第,1,个时钟脉冲的下沉之前,DI,端必须是高电平，表示启始信号在第,2,、,3,个脉冲下沉之前,DI,端应输入,2,位数据（,SGL,、,Odd,）用于选择通道功能：,,,,,,,,在完成输入启动位、通道选择之后，就可以开始读出数据，转换得到的数据会被送出二次，,一次高位在前传送，一次低位在前传送，连续送出,。
在程序读取二个数据后，我们可以加上检验来看看数据是否被正确读取CS作为选通信号，在时序图中可以看到，以CS置为低电平开始，,调用：变量名,=GetValue0832(,通道值,);,ADC0832,是,8,位分辨率，返回的数值在,0,～,255,之间，对应模拟数值为,0,～,5V,，因此每一档对应的电压值约为,0.0196V,读取数值的子函数,GetValue0832,，二通道独立读取，入口参数是通道值（,0,或,1,），出口参数则是读取的结果调用：变量名=GetValue0832(通道值); 读取数值,FPGA,实现数字电压测量的工作过程：,首先由模数转换器对模拟电压进行模数转换，接着,FPGA,对转换后的数字信号进行处理，再将结果用数字信号直接显示出来系统结构框图：,系统由三部分组成，,ADC,数模转换、,FPGA,信号处理和控制、显示电路ADC,数模转换：,实现模拟量向数字量的转换FPGA,信号处理和控制：,FPGA,与,ADC,控制信号进行连接，控制,ADC,的模数转换过程，转换结束后，由,FPGA,对其进行数据处理并控制显示单元工作显示电路：,LED,数码管接收,FPGA,信号，实现电压值的显示。
4.FPGA,扩展：实现,AD,转换控制电路设计，测量电压幅度,FPGA实现数字电压测量的工作过程：首先由模数转换器对模拟电,ADC0809,，,8,位分辨率，输出逻辑电平与,TTL,、,CMOS,电路兼容IN7,～,IN0,：,8,路模拟输入量，模拟电压的输入范围,0,～,5V,ADDC,～,ADDA,：地址输入信号，译码后选择模拟量中的一路进行,AD,转换ALE,：地址锁存允许输入信号，,上升沿锁存地址，启动译码选中一路模拟量输入START,：启动转换输入信号，正脉冲有效上升沿复位内部寄存器，,下降沿启动控制逻辑，开始,AD,转换EOC,：转换结束输出信号下降沿表示转换正在进行，,高电平表示转换结束OE,：输出允许信号，,高电平有效，转换结果送到数据输出线D7,～,D0,：,8,位数字信号输出CP,：外部时钟输入，时钟最高频率,640KHz,，转换时间约,100μs,VR(+),、,VR(-),：基准电压单极性输入时，,VR(+),接,+5V,，,VR(-),接地VCC,：电源电压，接,+5V,GND,：信号接地端4.FPGA,扩展：实现,AD,转换控制电路设计，测量电压幅度,ADC0809，8位分辨率，输出逻辑电平与TTL、CMOS电,ADC0809,工作过程：①输入地址信号,ADDC,～,ADDA,；②在地址锁存允许输入信号,ALE,的作用下，地址信号被锁存，产生译码信号，选中一路模拟量输入；③输入启动转换信号,START,启动转换；④输出转换结束信号,EOC,；⑤在输出允许信号,OE,的控制下，将转换结果输出到数字信号输出端,D7,～,D0,。
①,②,③,④,⑤,ADC0809工作过程：①输入地址信号ADDC～ADDA；②,根据,ADC0809,的工作时序，可以采用查询信号,EOC,方式，通过,FPGA,实现对,ADC0809,的采样控制采样控制电路的流程,:,转换准备，信号初始化,地址锁存信号,ALE,有效，,实现地址锁存,转换信号,START,有效，,启动模数转换,输出允许信号,OE,有效，,输出数字信号，转换结束,查询转换结束信号,EOC,，,判断转换是否结束,,Yes,No,根据ADC0809的工作时序，可以采用查询信号EOC方式，通,根据流程图编写的采样控制电路,VHDL,程序如下，这里采用状态机的描述方式为了配合电路的调试，这里指定地址信号，,ADDA=1,LIBRARY IEEE;,USE IEEE.STD_LOGIC_1164.ALL;,ENTITY ADC0809 IS,PORT ( D: IN STD_LOGIC_VECTOR(7 DOWNTO 0); --0809,的,8,位数据,,CLK ,EOC : IN STD_LOGIC; --CLK,转换时钟,,ALE, START, OE, ADDA: OUT STD_LOGIC;,--0809,的控制信号,,Q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));,END ADC0809;,根据流程图编写的采样控制电路VHDL程序如下，这里采用状态机,ARCHITECTURE behav OF ADC0809 IS,TYPE states IS (st0, st1, st2, st3,st4,st5,st6,st7) ; --,定义状态类型,SIGNAL current_state, next_state: states :=st0 ;,SIGNAL REG: STD_LOGIC_VECTOR(7 DOWNTO 0);,SIGNAL LOCK: STD_LOGIC; --,转换结束后的数据锁存信号,BEGIN,ADDA <= '1';,PROCESS(current_state,EOC) BEGIN --,状态机的定义,CASE current_state IS,WHEN st0 => ALE<='0';START<='0';OE<='0';LOCK<='0' ;next_state <= st1; --,初始化信号,,WHEN st1 =>,ALE<='1';,START<='0';OE<='0';LOCK<='0' ;next_state <= st2; --,地址锁存信号有效,,WHEN st2 => ALE<='0';,START<='1';,OE<='0';LOCK<='0' ;next_state <= st3; --,启动模数转换,,WHEN st3 => ALE<='0';START<='0';OE<='0';LOCK<='0'; --,查询转换结束信号,EOC,IF,(EOC='1'),THEN next_state <= st3; --EOC,下降沿，表示转换,,ELSE next_state <= st4;,END IF ;,WHEN st4=> ALE<='0';START<='0';OE<='0';LOCK<='0'; --,继续查询转换结束信号,EOC,IF,(EOC='0'),THEN next_state <= st4;,ELSE next_state <= st5; --EOC=1,，表示转换结束,,END IF ;,WHEN st5=> ALE<='0';START<='0';,OE<='1';,LOCK<='0';next_state <= st6; --,输出允许信号,OE,有效,,WHEN st6=> ALE<='0';START<='0';,OE<='1';LOCK<='1';,next_state <= st7; --,产生数据锁存信号,LOCK,WHEN st7=> ALE<='0';START<='0';OE<='1';LOCK<='1';next_state <= st0;,WHEN OTHERS => ALE<='0';START<='0';OE<='0';LOCK<='0';next_state <= st0;,END CASE ;,END PROCESS;,ARCHITECTURE behav OF ADC0809,PROCESS (CLK),BEGIN,IF ( CLK'EVENT AND CLK='1') THEN -- -,时钟,CLK,上升沿，状态转换,,current_state <= next_state;,END IF;,END PROCESS;,,PROCESS (CLK) -- -,锁存转换好的数据,BEGIN,IF (CLK'EVENT AND CLK='1') THEN,IF LOCK=’1’ THEN,REG<=D;,END IF;,END IF;,END PROCESS ;,Q <= REG;,END behav;,PROCESS (CLK),5.FPGA,实现频率计：测量范围,10Hz,～,100KHz,，显示,3,位,系统基准时钟：选用高精度时钟源，频率计精度的主要决定因素。
脉冲整形：将被测信号整形为数字信号，且符合幅度要求闸门时间的选择：对于低频信号的测量应采用较长的闸门时间，对于高频信号的测量则相反脉冲整形子系统,存储,清零,使能,系统基准,时钟,数字脉冲,待测信号,,闸门控制子系统,,计数器子系统,,译码显示子系统,5.FPGA实现频率计：测量范围10Hz～100KHz，显示,。
