单击此处编辑母版标题样式,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,第14章 门电路和组合逻辑电路,,14.1 逻辑代数,,14.2 根本门电路及其组合,,14.3 组合逻辑电路的分析与设计,,14.4 常用组合逻辑电路,模拟电路与数字电路的区别,模拟信号：,在时间上和数值上连续的信号数字信号：在时间上和数值上不连续的〔即离散的〕信号u,u,模拟信号波形,数字信号波形,t,t,对模拟信号进行传输、处理的电子线路称为模拟电路对数字信号进行传输、处理的电子线路称为数字电路〔1〕工作信号是二进制的数字信号，在时间上和数值上是离散的〔不连续〕，反映在电路上就是低电平和高电平两种状态〔即0和1两个逻辑值〕〔2〕在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系〔3〕对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可数字电路的特点,〔1〕便于集成与系列化生产，本钱低廉，使用方便；,,〔2〕工作准确可靠，精度高，搞干扰能力强〔3〕不仅能完成数值计算，还能完成逻辑运算和,,判断，运算速度快，保密性强。
〔4〕维修方便，故障的识别和判断较为容易数字电路的优点,数字电路的优越性能使其得到广泛的应用和迅猛的开展数字电路不仅在计算机、通信技术中应用广泛，而且在医疗、检测、控制、自动化生产线以及人们的日常生活中，也都产生了越来越深刻的影响14.1,逻辑代数,逻辑代数运算规那么,,逻辑代数又称布尔代数，是分析与设计逻辑电路的工具逻辑代数表示的是逻辑关系，它的变量取值只有,1,和,0,，表示两个相反的逻辑关系根本运算有： 乘〔与〕运算、加〔或〕运算、求反〔非〕运算1.根本运算规那么,,A,•,A,=0 ,,A • A=A , A=A,A,+0=,A,,,A,+1=1 ,,A,• 0=0,A,• 1=,A,,,A+A,=1 ,,A+A=A,2.逻辑代数的根本定律,交换律：,A+B=B+A , A • B=B • A,,结合律：,A+(B+C)=(A+B)+C,,A • (B • C)=(A • B) • C,,A • B=A+B,，,A+B=A,• B,吸收定律：,A+AB=A+B ,,A+AB=A,反演定理：,分配律：,A(B+C)=A • B+A • C,,A+B • C=(A+B) • (A+C),[例题1.2.1] 证明,AB+AC+BC=AB+AC,解：,AB+AC+BC=AB+AC+(A+A)BC,,=,AB,+,AC,+,ABC,+,ABC,=,AB+ABC+AC+ABC,=AB(1+C)+A(C+BC),=AB+AC,2,,逻辑函数的表示方法,逻辑式：,用基本运算符号列出输入、输出变量间,,的逻辑代数式,逻辑状态表,：列出输入、输出变量的所有逻辑状态,,卡诺图：,与变量的最小项对应的按一定规则排列,,的方格图,用逻辑符号表示输入、输出变量间的逻辑关系,逻辑图：,,最小项是指所有输入变量各种组合的乘积项，输入变量包括原变量和反变量。
例如，二变量,A,，B,的最小项有四项：,AB，AB, AB, AB,;,三变量的最小项有八项; 依此类推，,n,,变量的最小项有2,n,,项,设一个三输入变量的偶数判别电路，输入变量为,A，B，C,，输出变量为,F,当输入变量中有偶数个1时，,F,=1；有奇数个1时，,F,=0试用不同的逻辑函数表示法来表示[例1.3.1],输 入,输 出,A B C,F,,,0 0 0 1,,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 0,,三个输入变量的最小项有 2,3,= 8个，即有8 个组合状态，将这 8 个组合状态的输入，输出变量都列出来，就构成了逻辑状态表，如表所示解：,( 1,,),逻辑状态表,,把逻辑状态表中的输入，输出变量写成,与—或,形式的逻辑表达式，将,F,=,1,的各状态表示成全部输入变量的,与函数,，并将总输出表示成这些,与,项的,或函数,，即逻辑表达式：,F =A B C + A B C + A B C + A B C,输 入,输 出,A B C,F,,0 0 0 1,,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 0,( 2 ),,逻辑表达式,,假设将逻辑表达式中的逻辑运算关系用相应的图形符号和连线表示，那么构成逻辑图。
A,B,C,A,B,C,A,B,C,F,1,1,1,&,&,&,&,＞1,假设将逻辑状态表按一定规那么行列式化那么构成图以下图所示A,B,C,0,1,01,11,10,00,,1,0,0,1,0,1,1,,0,(卡诺图内容见 后面〕,( 3 ),,逻辑图,( 4 ),卡诺图,逻辑函数的化简通常有以下两种方法：,1. 应用运算法那么化简,*2. 应用卡诺图化简,3,逻辑函数的化简法,〔1〕应用运算法那么化简,化简逻辑式子应用较多的公式：,,A,+1=1 ,,AA=,0,,,A+A,=1 ,,A+A=A,,,,A A=A , A=A,A B=A+B,A+B=A,B,A+AB=A,解,：,Y=AB,(1+,C+D+E,),=,AB,=(,AB,+A,)+,B,=,A+B,,利用,A,+,1,=,1,,运算法则,！,解,：,Y=AB+A B,=,AB+A+B,,利用,AB=A,+B,,运算法则,！,,利用,A,+,A,B=,A,,运算法则,！,化简,Y,=,AB+ABC+AB,(,D+E,),[例题1.3.2],化简,Y=AB A B,[例题1.3.3],*〔2〕卡诺图的表示及其化简,任何一个逻辑函数都可以表示为假设干最小项之和的形式,二到五变量最小项的卡诺图,A B,,,m,0,,1,0,1,0,,A,B,A B,,,m,0,,A B,,,m,3,,A B,,,m,2,,A B,,,m,1,,A,BC,0,1,01,11,10,00,m,0,m,1,m,4,m,5,m,2,m,6,m,3,m,7,二变量卡诺图,三变量卡诺图,,m,0,m,1,m,2,m,4,m,5,m,6,m,8,m,9,m,10,m,11,m,15,m,7,m,3,m,12,m,13,m,14,AB,CD,00 01 11 10,00,01,11,10,四变量卡诺图,m,2,m,24,CDE,AB,m,0,m,1,m,3,m,6,m,7,m,5,m,4,m,8,m,9,m,11,m,10,m,2,m,14,m,15,m,13,m,12,m,25,m,26,m,27,m,30,m,31,m,29,m,28,m,16,m,24,m,17,m,19,m,18,m,22,m,23,m,21,m,20,五变量卡诺图,卡诺图的表示：,化简步骤：,●,,将函数化为最小项之和的形式,●,,画出表示该逻辑函数的卡诺图,●,,找出可以合并的最小项,●,,选取化简后的乘积项,选取原那么是：,●,,这些乘积项应包含函数式中所有的最小项,●,,所用的乘积项数目最少,●,,每个乘积项包含的因子最少,卡诺图化简,解：,●,画出函数Y的卡诺图,BC,A,00 01 11 10,0,1,对应,,AC,,项,：,,因为,AC = A（ B + B）C,,= A B C + A B C,所填入项应是,,A B C A B C,即 m,4,m,6,为,1,1,1,对应,A C,项： m,1,m,3,为,1,1,1,对应,B C,项： m,2,m,6,为,1,1,对应,B C,项： m,1,m,5,为,1,0,0,●,找出合并最小项,1,●,选取化简乘积项,AC,BC,AB,●,Y = AC+BC+AB,注意：找出合并最小项的方案会,,有多种,用卡诺图化简法将下式化简为最简与,—,,或函数式,Y = AC + AC + BC + BC,,[例题1.3.4],14.2 根本门电路及其组合,1. “与〞门电路,当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做“与〞逻辑，也称为逻辑乘。
〔1〕 “与〞逻辑关系,F=AB,与,逻辑功能：,有0出0，全1出1,与〞 门真值表,“与〞门电路图符号,一个“与〞门的输入端至少为两个，输出端只有一个〔2〕实现与逻辑关系的电路称为与门与〞逻辑〔逻辑乘〕的运算规那么,与门的输入端可以有多个以下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图A,B,C,F,有0出0,有0出0,全1出1,2. “或〞门电路,当某事件发生的全部条件中至少有一个条件满足时，事件必然发生，当全部条件都不满足时，事件决不会发生，这种因果关系叫做“或〞逻辑，也称为逻辑加〔1〕 “或〞逻辑关系,F=A+B,或,逻辑功能：,有1出1，全0出0,〔2〕实现或逻辑关系的电路称为或门或〞 门真值表,“或〞门电路图符号,一个“或〞门的输入端也是至少两个，输出端只有一个或〞逻辑〔逻辑加〕的运算规那么,或门的输入端也可以有多个以下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图A,B,C,F,全0出0,全0出0,有1出1,3. “非〞门电路,当某事件相关的条件不满足时，事件必然发生；当条件满足时，事件决不会发生，这种因果关系叫做“非〞逻辑〔1〕 “非〞逻辑关系,非,逻辑功能：,给1出0，给0出1,。
F=A,输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0〔0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1〔3V)逻辑非〔逻辑反〕的运算规那么,“非〞 门真值表,一个“非〞门的输入端只有1个，输出端只有一个复合门电路,将与门、或门、非门组合起来，可以构成多种复合门电路由与门和非门构成与非门,1.,与非门,与非门的逻辑功能：,有0出1；全1出0与非门真值表,内含4个两输入端的与非门，,,电源线及地线公用内含两个4输入端的与非门，,,电源线及地线公用由或门和非门构成,或非门,或非门的逻辑功能：,全0出1；有1出0或非门真值表,2. 或,非门,3. 与或,非门,异或门和同或门的,逻辑图符号,异或门功能：,相异出1；相同出0异或门真值表,4. 异或,门,同或门真值表,同或门功能：,相同出1；相异出05. 同或,门,“与” 门,A,B,F,＆,F = A B,“与非”门,F,A,B,＆,F = A B,“或非”门,A,B,F,≥1,F = A + B,“或” 门,A,B,≥1,F,F = A+B,“非” 门,1,F,A,F = A,名称,图形符号,逻辑表达式,功能说明,输入全,1,，输出为,1,,输入有,0,，输出为,0,输入有,1,，输出为,1,,输入全,0,，输出为,0,输入为,1,，输出为,0,,输入为,0,，输出为,1,输入全,1,，输出为,0,,输入有,0,，输出为,1,输入有,1,，输出为,0,,输入全,0,，输出为,1,复习根本门电路,A,B,C,R,1,,3k,Ω,R,2,,750,Ω,R,4,,100,Ω,R,3,,360,Ω,R,5,,3k,Ω,T,2,T,5,T,3,T,4,F,+5V,T,1,B,2,B,1,TTL,门电路,多发射极晶体管,T,1,,的等效电路,A,B,C,R,1,+5V,B,1,B,2,〔1〕TTL与非门电路,R,1,T,1,R,2,R,4,R,3,R,5,T,2,T,3,T,4,T,5,A,B,C,+5V,F,B,1,B,2,A,+5V,B,C,R,1,工作原理,设,：,A,=,0,,B,=,1,,C,=,1,,0.3V,3.6V,3.6V,那么： VA = 0.3V,,VB1 = 0.3+0.7,,=1V,V,B2,= 0.3V,所以,：T,2,、 T,5,截止,T,3,、 T,4,,导通,结果,：,V,F,,=,5,－,U,BE3,－,U,BE4,,,,,,5－0.7－0.7,,=,3.6V,,拉电流,,1V,0.3V,,,D,A,导通,！,F,=,1,+5V,A,B,C,T,1,R,1,R,2,R,4,R,3,R,5,T,2,T,3,T,4,T,5,F,V,B,1,B,2,+5V,+5V,R,1,B,1,B,2,A,B,C,V,B3,3.6V,3.6V,3.6V,,,,设,：,A = B = C,=,1,,即,：,V,A,=,V,B,=,,V,C,=3.6V,V,F,= 0.3V ，,F,= 0,V,F,=0.3V,V,B3,=,U,CE2,+,U,BE5,=0.3+0.7=1V,1V,T,3,,导通,， T,4,,截止,灌电流,那么：T2 T5 饱和,D,A 、,D,B 、,D,C,截 止,！,T,1,集电结正偏,输入悬空时相当于,1,结论：1.输入不全为,1,时，输出为,1,,2.输入全为,1,时，输出为,0,符合与非门的逻辑关系,与非门逻辑状态表,C B A F,0 0 0 1,,0 0 1 1,,0 1 0 1,,0 1 1 1,,1 0 0 1,,1 0 1 1,,1 1 0 1,,1 1 1 0,逻辑符号,A,B,C,F,F = A B C,+5V,R,1,R,2,R,3,R,4,R,5,B,1,B,3,T,1,T,2,T,3,T,4,T,5,F,A,B,E,N,P,〔2〕TTL三态与非门,D,F,：,第三状态 高阻,,1V,1V,T,2,、T,5,截止,二极管,D,截止,F = AB,V,B1,= 1V,V,B3,=1V,二极管,D,导通,,,1,E,N,,= 0,时,,E,N,= 1时,T,3,导通,，T,4,截止,0.3V,三态输出“与非〞门符号,逻辑关系：,,,E,N,= 0时：,F = AB,,,E,N,= 1时：,F,高阻状态,三态门接于总线，可实现数据或信号的轮流传送,,A,1,B,1,E,N,A,3,B,3,E,N,A,2,B,2,E,N,A,B,E,N,F,△,0,1,1,〔2〕集电极开路的TTL与非门〔OC门〕,实际使用中，假设将两个或多个逻辑门的输出端直,,接与总线相连，就会得到附加的“线与〞逻辑功能。
上面讲到的普通TTL与非门，由于采用了推拉式输出电路，因此其输出电阻很低，使用时输出端不能长久接地或与电源短接因此不能直接让输出端与总线相连，即不允许直接进行上述“线与〞F,R,5,U,cc,T,3,T,5,T,4,R,5,U,cc,T,3,T,5,T,4,G1,G2,线与,多个普通TTL与非门电路的输出端也不能连接在一起后上总线因为，当它们的输出端连接在一起上到总线上，只要有一个与非门的输出为高电平时，这个高电平输出端就会直接与其它低电平输出端连通而形成通路，总线上就会有一个很大的电流,I,c由高电平输出端经总线流向低电平输出端的门电路，该门电路将因功耗过大而极易烧毁解决的方法：集电极开路，如左以下图所示，称为集电极开路的,,与非门，简称OC门R,1,U,cc,R,2,R,3,A,F,T,1,T,2,T,5,B,C,OC门在结构上将一般TTL门输出级的有源负载局部〔如普通TTL与非门中的T3、T4、R4〕去除,输出级晶体管T5的集电极在集成电路内部不连接任何元件，直接作为输出端〔集电极开路〕OC门在使用时，应根据负载的大小和要求，合理选择外接电阻,R,C,的数值，并将,R,C,和电源,U,CC,连接在OC门的输出端。
另外 OC门还可以,实现总线传输R,C,R,c,U,cc,F,&,&,&,总线,OC门不但可以实现“线与〞逻辑；还可以作为接口电路实现逻辑电平的转换；,,TTL,门电路由晶体管组成，属双极型门电路,，MOS,门电路由场效应管组成，属单极型门电路,，MOS,门电路是目前大规模和超大规模数字集成电路中应用最广泛的一种MOS,门电路分类,NMOS,电路,,PMOS,电路,,CMOS,电路,CMOS,门电路,CMOS,门电路是一种互补对称场效应管集成电路,P,沟道,N沟道,互补对称结构,设,：,A,= 0,那么：T2 导通,,T1 截止,0,F,=,1,1,设,：,A,= 1,那么：T1 导通,,T2 截止,F,=,0,F = A,1.,CMOS,,反相器,该电路具有反相器的功能1,0,2. CMOS “与非〞门电路,P,沟道负载管并联,N,沟道,,驱动管,,串联,设,：,A,=,1,，,B,=,1,那么：T1 T2 导通,,T3 T4 截止,F,= 0,0,设：A = 0，B = 1 〔不全为 1〕,那么：T2 T3 导通 T1 T4 截止,F,=,1,F = A B,负载管和驱动管串联,1,1,0,1,1,3. CMOS “或非〞门电路,P,沟道,,负载管,,串联,N,沟道,,驱动管,,并联,设,：,A,=,0,，,B,=,0,0,0,那么：T3 T4 导通,,T1 T2 截止,驱动管与负载管串联,F,=,1,设：A = 0，B =1,,〔输入不全为零时〕,那么：T2 T3 导通,,T1 T4截止,F,=0,F,=,A+B,1,0,注意：上述分析说明，MOS “与非〞门的输入端越多，串联的驱动管越多，导通时的总电阻就愈大，输出低电平值将会因输入端的增多而提高，对于MOS “或非〞门因驱动管并联，不存在这个问题，因此，MOS门电路中 “或非〞门用的较多。
组合逻辑电路的特点：,输出状态只与当前的输入状态有关，与原输出状态无关或者说，当输入变量取任意一组确定的值以后，输出变量的状态就唯一地被确定把门电路按一定的规律加以组合，可以构成具有各种功能的逻辑电路，称为,组合逻辑电路组合逻辑电路的特点和任务,14.3,组合逻辑电路的分析与设计,一.组合逻辑电路的分析,步骤：,,1.根据逻辑电路图写出逻辑式,2.对逻辑式进行化简,3.根据最简逻辑式列出逻辑状态表,4.根据逻辑状态表分析逻辑功能,分析图示逻辑电路的功能,A,B,＆,＆,＆,＆,F,A AB,,A AB B AB,B AB,,解：1.逻辑式,,F = A AB B AB,,,F = A AB + B AB,,= A（A + B）+ B（A + B）,= AB + BA,状态表：,A B F,0 0 0,,0 1 1,,0 1,,1 1 0,符号,：,A,B,F,=,1,3.逻辑功能：异或关系,AB,,利用,AB=A,+B,,运算法则,！,,利用,A.A=,0,,运算法则,！,2,.化简：,F = A B +A B,=,A B,[例题3.2.1],1,+,U,CC,KA,T,Y,R,A,B,1,1,＆,＆,＆,+5V,1,0,0,1,两地控制一灯电路,Y,=,1,时：灯亮,Y,=,0,时：灯灭,逻辑关系,：,,开关 输出 灯,,A B Y,,0 0 0,,灭,,0 1 1,,亮,,1 0 1,,亮,,1 1 0,,灭,0,1,1,0,0,1,二.组合逻辑电路的设计,步骤：,1. 根据逻辑要求列出逻辑状态表,2. 根据状态表写出逻辑式,3. 对逻辑式进行化简,4. 根据最简逻辑式画出逻辑电路图,设计一逻辑电路供三人〔A B C〕表决使用。
每,,人有一电键，如果他赞成，就按电键，表示1;如果不,,赞成，不按电键，表示0表决结果用指示灯来表示，,,如果多数赞成，那么指示灯亮 F = 1，反之那么不亮 F = 0 解：1. 列出逻辑状态表,A B C F,0 0 0,,0 0 1,,0 1 0,,0 1 1,,1 0 0,,1 0 1,,1 1 0,,1 1 1,2. 写出逻辑式,对应,F,,为,1,的项有4种输入组合,F = A B C,+A B C,+,A B C,+,ABC,0,0,0,1,0,1,1,1,[例题,],3,. 化简：,F,4. 画出逻辑电路图,,=,A B C,+,A B C,+,A B C,+,ABC,F = AB + BC + AC,=,A B C,+,A B,C,+,A B C,+,ABC+ABC+ABC,=,BC,（,A+A,）+,AC,（,B,+,B,）,+AB,（,C,+C）,,＆,,＆,,＆,,,≥,1,A,B,C,F,14.4.1,加法器,一. 半加器：,只求本位相加，不计低位进位,半加器逻辑状态表 ( A.B:两个相加位； S：半加和 C：进位数； 〕,2. 逻辑关系式,：,S = A B + A B = A B,C = A B = A B,A B S,C,0 0 0 0,,0 1 1 0,,1 0 1 0,,1 1 0 1,14.4,常用组合逻辑电路,“与非〞 门实现,3.逻辑图,“异或〞门 实现,半加器符号,A,B,S,C,∑,C0,A,B,S,C,= 1,&,A,B,S,＆,＆,＆,1,＆,C,S = A B + A B = A B,C = A B = A B,二. 全加器：,本位相加，并计低位进位,全加器的逻辑状态表,：,〔An，Bn：两个相加位；Cn －1 ：低位来的进位数； Sn：全加和 Cn：进位数； 〕,A,n,,B,n,,C,n,-1,,S,n,,C,n,0 0 0 0 0,,0 0 1 1 0,,0 1 0 1 0,,0 1 1 0 1,,1 0 0 1 0,,1 0 1 0 1,,1 1 0 0 1,,1 1 1 1 1,A,n,B,n,C,n-,1,S,n,=,A,n,B,n,C,n-,1,+,+,A,n,B,n,C,n-,1,A,n,B,n,C,n-,1,A,n,B,n,C,n-,1,A,n,B,n,C,n,-1,A,n,B,n,C,n-,1,+,+,+,C,n,=,A,n,B,n,C,n-,1,+,2.逻辑式,A,n,,B,n,,,C,n,-,1,,S,n,,C,n,0,,0,,0,0,0,,0,0,1,,1,,0,,,0,1,0,,1,,0,,,0,1,1,,0,,1,,,1,,0,,0,,1,,0,,,1,,0,,1,,0,,1,,1,,1,,0,,0,,1,,1,,1,,1,,1,,1,A,n,B,n,C,n-,1,A,n,B,n,C,n-,1,+,+,A,n,B,n,C,n-,1,+,A,n,B,n,C,n-,1,S,n,=,=,A,n,B,n,C,n,-1,（,+,A,n,B,n,）,+,C,n,-1,（,A,n,B,n,+,A,n,B,n,）,=,S,C,n,-,1,+,S,C,n,-,1,A,n,B,n,A,n,B,n,+,,S,=,则：,S,=,A,n,B,n,+,A,n,B,n,,令：,，,证明,：,,,A,n,B,n,+,A,n,B,n,,S,=,,（,=,A,n,+,B,n,）,（,,A,n,+,B,n,）,3.化简,A,n,B,n,A,n,B,n,,=,+,=,A,n,A,n,+,A,n,B,n,A,n,B,n,B,n,B,n,+,A,n,B,n,=,A,n,B,n,+,=,S,C,n,-,1,A,n,B,n,C,n,-1,A,n,B,n,C,n-,1,A,n,B,n,C,n-,1,A,n,B,n,C,n-,1,+,+,+,C,n,=,=,C,n-1,（,A,n,B,n,+,A,n,B,n,）,+,A,n,B,n,（,C,n-,1,+,C,n-,1,）,=,C,n-1,（,A,n,B,n,+,A,n,B,n,）,+,A,n,B,n,C,n-,1,=,S,+,A,n,B,n,=,S,C,n,-1,+,S,C,n,-1,=,S,C,n,-1,S,n,S,=,A,n,B,n,+,A,n,B,n,,,C,n,-1,=,S,+,A,n,B,n,C,n,4. 全加器逻辑图,A,n,B,n,C,n,-1,S,n,C,n,∑,∑,≥1,C0,C0,1,1,1,1,0,1,0,设,：,A,n,=,1,，,B,n,=,1,,,C,n,-1,=,1,,,那么：Sn = 1 Cn = 1,1,,A,n,B,n,C,n,-1,S,n,C,n,∑,CI,C0,5,. 全加器符号,,C,n-,1,=,S,+,A,n,B,n,C,n,=,S,C,n-,1,+,S,C,n-,1,S,n,A,n,B,n,S,=,A,n,B,n,+,,S,C,C,=,A,n,B,n,SC,n,-1,实现两个四位二进制数的加法运算。
A,—,1101,；,B,—,1011,用四个全加器组成串联电路,C,3,A,3,B,3,S,3,S,2,S,1,S,0,A,2,A,1,A,0,B,2,B,1,B,0,∑,∑,∑,∑,C0 CI,C0 CI,C0 CI,C0 CI,C,1,C,2,C,0,1,,1,0,1,1,0,1,1,=0,=,1,=0,=,1,=0,=1,=1,=,1,特点：,串行进位；运算速度慢；电路简单；,加法运算电路是微型机,CPU,中一个关键部件,1,,1,,0,,1,,（,A,）,（,B,）,（,S,）,+,1,,0,,1,,1,,11,,0,,0,,0,[例题3.3.1],编码过程,1. 确定二进制代码位数：,n,位二进制有2,,个代码,n,2.列编码表,3.由编码表写逻辑式,4.画逻辑图,,14.4.2.编码器：,,,编码就是用二进制代码来表示一个给定的十进,,制数或字符完成这一功能的逻辑电路称为编码器 二——十进制编码器,将0 9用相应二进制代码表示，称二——十进制代码即,BCD,码,～,8421 BCD,码编码表：,输出,输入,十进制数,Y,3,,Y,2,,Y,1,,Y,0,0（,I,0,）,,0,,0,,0,,0,,1（,I,1,）,0,,0,,0,,1,,2（,I,2,）,0,,0,,1,,0,,3（,I,3,）,0,,0,,1,,1,,4（,I,4,）,0,,1,,0,,0,,5（,I,5,）,0,,1,,0,,1,,6（,I,6,）,0,,,1,,,1,,0,,7（,I,7,）,0,,1,,1,,1,,8（,I,8,）,1,,0,,0,,0,,9（,I,9,）,1,,0,,0,,,1,Y,3,=,I,8,+,I,9,=,I,8,,I,9,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,=,I,4,,I,5,I,6,,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,=,I,2,,I,3,I,6,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,+,I,9,=,I,1,,I,3,I,5,I,7,I,9,,二进制代码位数：四位,,编码表,：,逻辑式：,S,9,S,0,S,1,S,3,S,5,S,7,S,8,S,2,S,4,S,6,1,3,5,7,0,9,2,4,6,8,I,0,I,1,I,2,I,4,I,5,I,6,I,7,I,8,I,9,+5V,1kΩ×10,Y,3,Y,2,Y,1,Y,0,0,1,0,0,I,3,＆,＆,＆,＆,设,：输入为,4,那么：Y3 Y2 Y1 Y0,,为 0100,0,,逻辑图,设,：输入为,9,那么：Y3 Y2 Y1 Y0,,为 1001,0,0,1,0,0,1,14.4.3. 译码器,,译码器也称解码器。
它是编码的逆过程二进制译码器：,译码过程,（ 3/8 译码器）,3,线——,8,线译码器,2,线——,4,线译码器,（ 2/4 译码器）,4,线——,16,线译码器,（ 4/16 译码器）,,1. 列出译码器的状态表,2.由状态表写出逻辑式,3.画出逻辑图,输 入,输 出,A B C,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,,0 0 0,0,,1 1 1 1 1 1 1,,0 0 1 1,0,1 1 1 1 1 1,,0 1 0 1 1,0,1 1 1 1 1,,0 1 1 1 1 1,,0,1 1 1 1,1 0 0 1 1 1 1,0,1 1 1,,1 0 1 1 1 1 1 1,,0,1 1,,1 1 0 1 1 1 1 1 1,0,1,,1 1 1 1 1 1 1 1 1 1,0,译码,,器逻,,辑式,：,Y,0,=,,A,BC,Y,1,=,,A,BC,Y,2,=,,A,BC,Y,3,=,,A,BC,Y,4,=,,A,BC,Y,5,=,,A,BC,Y,6,=,,A,BC,Y,7,=,,A,BC,3/8 译码器状态表,B,,,＆,＆,,＆,,＆,,＆,,＆,,＆,,＆,,1,,,1,,,1,,,A,,A,,B,,,C,,C,,注：输出低电平有效,3/8 译码器逻辑图,A,B,C,1,1,1,1,1,0,1,1,Y,0,Y,1,Y,2,Y,3,Y,5,Y,6,Y,7,,,,,,,1,0,1,1,0,0,1,1,0,Y,4,半导体数码管,两种接法,f,b,e,c,d,a,g,h,f,g,a,b,e,d,c,h,由八个发光二极管封装而成,,工作电压：1.5 5V,,工作电流：几毫安 几十毫安,～,～,a,b,c,,d,,e,f,g,h,共阴极接法,+,a,b,c,d,e,f,g,h,共阳极接法,数字显示,,,,七段显示译码器,逻辑状态表,CT 74LS 247,译码器,+U,CC,f,g,a,b,c,e,d,16,14,12,10,1,3,5,7,A,1,A,2,LT,BI,RBI,A,3,GND,15,11,13,9,2,4,6,8,A,0,试灯输入端,灭灯输入端,灭0输入端,LT RBI BI,的作用,LT RBI BI,作用 显示,0,×,1,,试灯,,,8,× × 0,灭灯,全灭,1,,0,,1,,灭0,灭0,,输入,输出,显示,A,3,A,2,A,1,A,0,a b c d e f g,,,0,,0,,0,,0,,0,,0,,0,,0,,0,,0,,1,0,,0,,0,,0,,1,,1,,0 0,,1,,1,,1,,1,,1,0,,0,,1,,1,,1,,0,,0,,0,,1,,1,,0,3,0,,0,,1,,0,,0,,0,,1,,0,,0,,1,,0,2,0,,1,,0,,0,,1,,0,,0,,1,,1,,0,,0,4,0,,1,,0,,1,,0,,1,,0,,0,,1,,0,,0,5,0,,1,,1,,0,,0,,1,,0,,0,,0,,0,,0,6,0,,1,,1,,1,,0,,0,,0,,1,,1,,1,,1,7,1,,0,,0,,0,,0,,0,,0,,0,,0,,0,,0,8,1,,0,,0,,1,,0,,0,,0,,0,,1,,0,,0,9,CT74LS24,7,,A,3,A,2,A,1,A,0,+5V,LT,BI,a,b,d,e,f,g,,c,RBI,c,七段译码器与数码管的连接图,来自计数器,限流电阻,试灯,全灭,RBI,LT,显示0,0,0,0,0,0,0,0,0,0,0,1,灭 0,显示1,1,1,1,1,a,b,c,d,e,f,g,1,逻辑表达式,数据选择器,在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，称为数据选择器，也叫做多路开关。
D,0,4选1,,数据选择器,D,1,D,2,D,3,Y,A,1,A,0,以下图所示4选1数据选择器，其输入信号的四路数据通常用D0、D1、D2、D3来表示；两个地址选择控制信号分别用A1、A0表示；输出信号用Y表示，Y可以是4路输入数据中的任意一路，由地址选择控制信号A1、A0来决定当,A,1,A,0,=00时，,Y,=,D,0,；,A,1,A,0,=01时，,Y,=,D,1,；,A,1,A,0,=10时，,Y,=,D,2,；,A,1,A,0,=11时，,Y,=,D,3,见下面真值表 输入数据,地址变量,4选1数据选择器对应的逻辑电路图如下：,A,0,A,1,D,0,D,1,D,2,D,3,Y,1,1,&,≥1,&,&,&,集成数据选择器的规格较多，常用的数据选择器型号有74LS151、CT4138八选一数据选择器，74LS153、CT1153双四选一数据选择器，74LS150十六选一数据选择器等集成数据选择器的管脚排列图及真值表均可在电子手册上查找到，关键是要能够看懂真值表，理解其逻辑功能，正确选用型号本章要点,,,,1、掌握与门、或门、非门、与非门和异或门等的逻辑功能2、了解TTL与非门及其电压传输性和主要参数，了解CMOS门电路的特点，了解三态门和集电极开路门电路的作用。
3、掌握逻辑函数的表示方法，并能应用逻辑代数运算法那么和卡诺图化简逻辑函数4、能分析和设计简单的组合逻辑电路5、理解加法器、编码器、译码器、数据选择器的工作原理。
