单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,3,章,80 x86,微处理器,教学内容,本章在简要介绍,80 x86,系列微处理器的发展概况及其性,能特性的基础上，重点介绍,8086/8088 CPU,的内部结构、,寄存器结构、引脚功能以及存储器管理等具体内容如下：,1,、,80 x86,微处理器简介,2,、,8086/8088,微处理器,3,、,8086/8088,存储器和,I/O,组织,学习要求,微处理器,(CPU),是构成微型计算机的核心部件，是全机的控,制中心，它控制全机各功能部件协调工作，它的性能决定了,整个微型计算机的性能和系统结构因此，,学习和掌握微处,理器的内部结构和工作原理是学习“微型计算机原理”的重要,基础本章具体学习要求如下：,1,、掌握,8086/8088CPU,的内部结构及工作原理2,、掌握,8086/8088CPU,中,14,个寄存器的分类、作用及有关,寄存器的特定用法3,、掌握,8086/8088,存储器的分段管理方式；掌握逻辑地址、,物理地址的概念以及如何由逻辑地址求物理地址4,、了解,8086/8088CPU,的引脚及其功能,。
第,3,章,80 x86,微处理器,3.1 80 x86,微处理器简介,3.2 8086/8088,微处理器,3.3 8086/8088,存储器和,I/O,组织,3.1 80 x86,微处理器简介,80 x86,微处理器是美国,Intel,公司生产的系列微处理器该公司成立于,1968,年，,1971,年就设计了,4,位的,4004,芯片，,1974,年开发出,8,位的,8080,芯片，,1978,年正式推出,16,位的,8086,微处理器芯片，由此开始了,Intel,公司的,80 x86,系列微处理器的生产历史本节简要介绍,Intel,公司,80 x86,系列微处理器的发展过程及其特性表,3.1,给出了,80 x86,系列微处理器概况下面通过对表中有关技术数据的分析来说明,Intel 80 x86,系列微处理器的发展情况集成度,CPU,芯片中所包含的晶体管数单位,:,万,/,片,),主频,芯片所使用的主时钟频率，它直接影响计算机的运行速度数据总线,计算机中各个组成部件间进行数据传送时的公共通道，“,内数据总线宽度,”是指,CPU,芯片内部数据传送的宽度（位数），“,外数据总线宽度,”是指,CPU,与外部交换数据时的数据宽度，显然，数据总线位数越多，数据交换的速度就越快。
基本概念,地址总线,在对存储器或,I/O,端口进行访问时，传送由,CPU,提供的要访问的存储单元或,I/O,端口的,地址信息,的总线，其,宽度决定,了处理器能直接访问的,主存容量,大小如,8086,有,20,根地址线，使用这,20,根地址线上不同地址信息的组合，可直接对,2,20,=1M,个存储单元进行访问；,Pentium II,有,36,根地址线，因此它可直接寻址的最大地址范围为,2,36,=64G,高速缓冲存储器,Cache,为了满足微型计算机对存储器系统,高速度、大容量、低成本,的要求，目前，微型计算机系统采用如图,3.1,所示的三级存储器组织结构，即由高速缓冲存储器,Cache,、,主存和外存组成高速缓冲存储器,（,Cache,）,微处理器,CPU,主存储器,（主存）,外存储器,（外存）,图,3.1,存储器三级结构,主存,当前正在执行的程序或要使用的数据必须从外存调入主存后才能被,CPU,读取并执行，主存容量通常为,MB,级；,外存,当前没有使用的程序可存入外存，外存的容量通常很大，可达,GB,甚至,TB,级；,Cache,（,高速缓冲存储器）,最大特点是存取速度快，但容量较小，通常为,KB,级，将当前使用频率较高的程序和数据通过一定的替换机制从主存放入,Cache,，,CPU,在取指令或读取操作数时，同时对,Cache,和主存进行访问，如果,Cache,命中，则终止对主存的访问，直接从,Cache,中将指令或数据送,CPU,处理，由于,Cache,的速度比主存快得多，因此,Cache,的使用大大提高了,CPU,读取指令或数据的速度。
表,3.1 80 x86,系列微处理器概况,3.2 8086/8088,微处理器,8086,有,16,条数据总线,，可以处理,8,位或,16,位数据有,20,条地址总线,，可以直接寻址,1M,（,2,20,）,字节的存储单元在,8086,推出后不久，为方便原,8,位机用户，,Intel,公司很快推出了,8088,微处理器,，其指令系统与,8086,完全兼容，,CPU,内部,结构仍为,16,位,，但,外部,数据总线是,8,位,的，这样设计的目的主要是为了与原有的,8,位外围接口芯片兼容3.2.1,8086/8088,内部结构,从功能上讲，,8086CPU,内部结构可分为两部分：,1,、总线接口单元,BIU(Bus Interface Unit),负责完成,CPU,与存储器或,I/O,设备之间的数据传送2,、执行单元,EU(Execution Unit),不与系统外部直接相连，它的功能只是负责执行指令图,3.2 8086CPU,内部结构框图,AH,AL,BH,BL,CH,CL,DH,DL,通用寄存器,SP,BP,SI,DI,数 据,寄存器,指针和变址,寄存器,ALU,数据总线,(16,位,),暂存寄存器,EU,控制电路,AX,BX,CX,DX,标志寄存器,执行单元,(EU),总线接口单元,(BIU),1,2,3,4,5,6,指令队列缓冲器,内部寄存器,IP,ES,SS,DS,CS,ALU,DB(16,位,),AB(20,位,),总线控制,电 路,8086,总线,DB(16,位,),地址,加法器,3.2.1,8086/8088,内部结构,一总线接口单元,BIU,总线接口单元,BIU,的任务：,读指令,指令队列出现空字节,(8088 1,个空字节，,8086 2,个空字节,),时，从内存取出后续指令。
BIU,取指令时，并不影响,EU,的执行，两者并行工作，大大提高了,CPU,的执行速度读操作数,EU,需要从内存或外设端口读取操作数时，根据,EU,给出的地址从内存或外设端口读取数据供,EU,使用写操作数,EU,的运算结果、数据或控制命令等由,BIU,送往指定的内存单元或外设端口总线接口单元（,BIU,）,的组成,1,、,4,个,16,位段寄存器：,代码段寄存器,CS(Code Segment),、,数据段寄存器,DS(Data Segment),、,堆栈段寄存器,SS(Stack Segment),和附加数据段寄存器,ES(Extra Segment),；,2,、,一个,16,位的指令指针寄存器,IP(Instruction Pointer);,3,、,一个,20,位地址加法器；,4,、,6,字节指令队列缓冲器；,5,、,一个与,EU,通讯的内部寄存器以及总线控制电路等,1,段寄存器,8086CPU,的地址引脚有,20,根，能提供,20,位的地址信息，可直接对,1M,个存储单元进行访问，但,CPU,内部可用来提供地址信息的寄存器都是,16,位的，那么如何用,16,位寄存器实现,20,位地址的寻址呢？,8086/8088,采用了段结构的内存管理的方法。
将指令代码和数据分别存储在代码段、数据段、堆栈段、附加数据段中，,这些段的段地址分别由段寄存器,CS,、,DS,、,SS,、,ES,提供代码段寄存器,CS,存储程序当前使用的代码段的段地址代码段用来存放程序的指令代码下一条要读取指令在代码段中的偏移地址由指令指针寄存器,IP,提供；,数据段寄存器,DS,用来存放程序当前使用的数据段的段地址一般来说，程序中所用到的原始数据、中间结果以及最终结果都存放在数据段中；,堆栈段寄存器,SS,用来存放程序当前所使用的堆栈段的段地址堆栈是在存储器中开辟的一个特定区域；,附加数据段寄存器,ES,用来存放程序当前使用的附加数据段的段地址附加数据段通常用于存放字符串操作时的目的字符串程序员在编写汇编语言源程序时，应该按照上述规定将程序的各个部分放在规定的段内每个源程序必须至少有一个代码段，而数据段、堆栈段和附加数据段则根据程序的需要决定是否设置2,指令指针寄存器,指令指针寄存器,IP,用来存放,下一条,要读取的指令在代码段中的偏移地址IP,在程序运行中能自动加,1,修正，从而使其始终存放的是下一条要读取的指令在代码段的偏移地址由于,CS,和,IP,的内容决定了程序的执行顺序，因此程序员不能直接用赋值指令对其内容进行修改。
有些指令能使,IP,和,CS,的值改变（如跳转指令）或使其值压入堆栈或从堆栈中弹出恢复原值（如子程序调用指令和返回指令）3,20,位地址加法器,8086/8088CPU,在对存储单元进行访问以读取指令或读,/,写操作数时，必须在地址总线上提供,20,位的地址信息，以便选中对应的存储单元那么，,CPU,是如何产生,20,位地址的呢？,CPU,提供的用来对存储单元进行访问的,20,位地址是由,BIU,中的地址加法器产生的存储器中每个,存储单元的地址,可有以下,两种表示方式,：,(1),逻辑地址：,表达形式为,段地址：段内偏移地址,段内偏移地址又称为“有效地址,EA(Effective Address),读指令时，段地址由代码段寄存器,CS,提供，偏移地址由指令指针寄存器,IP,提供；,读取或存储操作数时，段地址由,DS,、,ES,或,SS,提供，段内偏移地址由指令给出2),物理地址,：,CPU,与存储器进行数据交换时在地址总线上提供的,20,位地址信息称为物理地址段寄存器内容左移四位后（相当于乘以,10H,）,得到,段基址,（段内第一个存储单元的物理地址）把段内偏移地址和段基址同时送到,BIU,中的地址加法器，形成一个,20,位的物理地址，从而实现对存储单元的访问。
物理地址,=,段地址,10H+,段内偏移地址,如假设当前,(CS)=20A8H,，,(IP)=2008H,，,那么，下一条从内存中读取的指令所在存储单元的物理地址为：,20A8H,10H+2008H=22A88H,图,3.3,物理地址的形成,4.,指令队列缓冲器,8086,的指令队列有,6,个字节,，,8088,的指令队列有,4,个字节,对,8086,而言，当指令队列出现,2,个空字节,，对,8088,而言，指令队列出现,1,个空字节,时，,BIU,就自动执行一次取指令周期，将下一条要执行的指令从内存单元读入指令队列它们采用,“先进先出”,原则，按顺序存放，并按顺序取到,EU,中去执行指令队列的引入使得,EU,和,BIU,可并行,工作，即,BIU,在读指令时，并不影响,EU,单元执行指令，,EU,单元可以连续不断地直接从指令队列中取到要执行的指令代码，从而减少了,CPU,为取指令而等待的时间，提高了,CPU,的利用率，加快了整机的运行速度二执行单元,EU,执行单元,EU,不与系统外部直接相连，它的功能只是,负责执行指令,EU,执行的指令从,BIU,的指令队列缓冲器中直接得到执行指令时若需要从存储器或,I/O,端口读写操作数时，由,EU,向,BIU,发出请求，再由,BIU,对存储器或,I/O,端口进行访问。
执行单元,EU,由下列部件组成：,1.,16,位算术逻辑单元,(ALU),：,进行算术和逻辑运算2.,16,位标志寄存器,FLAGS,：,存放,CPU,运算的状态和控制标志3.,数据暂存寄存器：,暂存参加运算的数据,4.,通用寄存器：,包括,4,个,16,位数据寄存器,AX,、,BX,、,CX,、,DX,和,4,个,16,位指针与变址寄存器,SP,、,BP,与,SI,、,DI,5.,EU,控制电路：,它是控制、定时与状态逻辑电路，接收从,BIU,中指令队列取来的指令，。
